XC6SLX25-2FTG256C FPGA – Field Programmable Gate Array ขณะนี้โรงงานไม่ยอมรับคำสั่งซื้อสำหรับผลิตภัณฑ์นี้
♠รายละเอียดสินค้า
| คุณลักษณะของผลิตภัณฑ์ | ค่าแอตทริบิวต์ |
| ผู้ผลิต: | ซีลินซ์ |
| ประเภทสินค้า: | FPGA - อาร์เรย์เกทที่ตั้งโปรแกรมฟิลด์ได้ |
| เป็นไปตามมาตรฐาน: | รายละเอียด |
| ชุด: | XC6SLX25 |
| จำนวนองค์ประกอบลอจิก: | 24051 LE |
| จำนวน I/O: | 186 อินพุต/เอาต์พุต |
| การจ่ายแรงดัน - ต่ำสุด: | 1.14 โวลต์ |
| แรงดันไฟ - สูงสุด: | 1.26 โวลต์ |
| อุณหภูมิในการทำงานต่ำสุด: | 0 ค |
| อุณหภูมิในการทำงานสูงสุด: | + 85 องศาเซลเซียส |
| อัตราข้อมูล: | - |
| จำนวนเครื่องรับส่งสัญญาณ: | - |
| สไตล์การติดตั้ง: | เอสเอ็มดี/SMT |
| แพ็คเกจ/กล่อง: | FBGA-256 |
| ยี่ห้อ: | ซีลินซ์ |
| แรมแบบกระจาย: | 229 กิโลบิต |
| ฝังบล็อก RAM - EBR: | 936 กิโลบิต |
| ความถี่ในการทำงานสูงสุด: | 1080 เมกะเฮิรตซ์ |
| ไวต่อความชื้น: | ใช่ |
| จำนวนลอจิกอาร์เรย์บล็อก - LAB: | 1879 แล็บ |
| แรงดันไฟฟ้าในการทำงาน: | 1.2 โวลต์ |
| ประเภทสินค้า: | FPGA - อาร์เรย์เกทที่ตั้งโปรแกรมฟิลด์ได้ |
| ปริมาณแพ็คโรงงาน: | 1 |
| หมวดหมู่ย่อย: | ไอซีลอจิกที่ตั้งโปรแกรมได้ |
| ชื่อการค้า: | สปาร์ตัน |
| หน่วยน้ำหนัก: | 21.576 ก |
♠ ภาพรวมครอบครัว Spartan-6
ตระกูล Spartan®-6 ให้ความสามารถในการรวมระบบชั้นนำด้วยต้นทุนรวมที่ต่ำที่สุดสำหรับแอปพลิเคชันที่มีปริมาณมากตระกูลสมาชิกสิบสามตัวมีความหนาแน่นเพิ่มขึ้นตั้งแต่ 3,840 ถึง 147,443 ลอจิกเซลล์ โดยใช้พลังงานเพียงครึ่งเดียวของตระกูล Spartan รุ่นก่อนหน้า และการเชื่อมต่อที่รวดเร็วและครอบคลุมมากขึ้นสร้างขึ้นบนเทคโนโลยีการผลิตทองแดงพลังงานต่ำขนาด 45 นาโนเมตรที่พัฒนาเต็มที่ซึ่งมอบความสมดุลที่เหมาะสมของต้นทุน พลังงาน และประสิทธิภาพ ตระกูล Spartan-6 นำเสนอตารางการค้นหา (LUT) แบบ dual-register 6 อินพุตที่มีประสิทธิภาพมากขึ้น ลอจิกและบล็อกระดับระบบในตัวที่มีให้เลือกมากมายซึ่งรวมถึงบล็อก RAM ขนาด 18 Kb (2 x 9 Kb) ชิ้น DSP48A1 รุ่นที่สอง ตัวควบคุมหน่วยความจำ SDRAM บล็อกการจัดการสัญญาณนาฬิกาโหมดผสมที่ได้รับการปรับปรุง เทคโนโลยี SelectIO™ บล็อกตัวรับส่งสัญญาณอนุกรมความเร็วสูงที่ปรับให้เหมาะสมด้านพลังงาน บล็อกปลายทางที่เข้ากันได้กับ PCI Express® , โหมดการจัดการพลังงานระดับระบบขั้นสูง , ตัวเลือกการกำหนดค่าตรวจจับอัตโนมัติ และความปลอดภัย IP ที่ได้รับการปรับปรุงด้วย AES และการปกป้อง DNA ของอุปกรณ์คุณสมบัติเหล่านี้เป็นทางเลือกที่สามารถตั้งโปรแกรมได้ต้นทุนต่ำสำหรับผลิตภัณฑ์ ASIC แบบกำหนดเองพร้อมการใช้งานที่ง่ายอย่างที่ไม่เคยมีมาก่อนSpartan-6 FPGA นำเสนอโซลูชันที่ดีที่สุดสำหรับการออกแบบลอจิกปริมาณสูง การออกแบบ DSP ที่มุ่งเน้นผู้บริโภค และแอปพลิเคชันฝังตัวที่คำนึงถึงต้นทุนSpartan-6 FPGA เป็นรากฐานซิลิคอนที่ตั้งโปรแกรมได้สำหรับ Targeted Design Platforms ที่นำเสนอส่วนประกอบซอฟต์แวร์และฮาร์ดแวร์แบบบูรณาการที่ช่วยให้นักออกแบบสามารถมุ่งเน้นไปที่นวัตกรรมทันทีที่วงจรการพัฒนาเริ่มต้นขึ้น
• ครอบครัว Spartan-6:
• Spartan-6 LX FPGA: เพิ่มประสิทธิภาพลอจิก
• Spartan-6 LXT FPGA: การเชื่อมต่อแบบอนุกรมความเร็วสูง
• ออกแบบมาสำหรับต้นทุนต่ำ
• บล็อกรวมที่มีประสิทธิภาพหลายตัว
• การเลือกมาตรฐาน I/O ให้เหมาะสมที่สุด
• แผ่นรองแบบเซ
• บรรจุภัณฑ์พลาสติกมัดลวดปริมาณมาก
• พลังงานคงที่และไดนามิกต่ำ
• กระบวนการ 45 นาโนเมตรที่ปรับให้เหมาะสมสำหรับต้นทุนและพลังงานต่ำ
• โหมดปิดเครื่องไฮเบอร์เนตเพื่อใช้พลังงานเป็นศูนย์
• โหมด Suspend รักษาสถานะและการกำหนดค่าด้วยการปลุกหลายพิน การปรับปรุงการควบคุม
• แรงดันคอร์ 1.0V กำลังต่ำ (LX FPGA, -1L เท่านั้น)
• แรงดันไฟฟ้าหลัก 1.2V ประสิทธิภาพสูง (เกรด LX และ LXT FPGA, -2, -3 และ -3N)
• ธนาคารอินเตอร์เฟส SelectIO™ แบบหลายแรงดันหลายมาตรฐาน
• อัตราการถ่ายโอนข้อมูลสูงถึง 1,080 Mb/s ต่อ I/O ส่วนต่าง
• เอาต์พุตไดรฟ์ที่เลือกได้ สูงสุด 24 mA ต่อพิน
• 3.3V ถึง 1.2VI/O มาตรฐานและโปรโตคอล
• อินเตอร์เฟสหน่วยความจำ HSTL และ SSTL ต้นทุนต่ำ
• การปฏิบัติตามข้อกำหนดการแลกเปลี่ยนความร้อน
• อัตราการฆ่า I/O ที่ปรับได้เพื่อปรับปรุงความสมบูรณ์ของสัญญาณ
• ตัวรับส่งสัญญาณอนุกรม GTP ความเร็วสูงใน LXT FPGA
• สูงสุด 3.2 Gb/s
• อินเทอร์เฟซความเร็วสูง ได้แก่ Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort และ XAUI
• บล็อกจุดสิ้นสุดในตัวสำหรับการออกแบบ PCI Express (LXT)
• รองรับเทคโนโลยี PCI® ต้นทุนต่ำที่เข้ากันได้กับข้อมูลจำเพาะ 33 MHz, 32- และ 64-บิต
• ชิ้น DSP48A1 ที่มีประสิทธิภาพ
• การประมวลผลทางคณิตศาสตร์และสัญญาณที่มีประสิทธิภาพสูง
• ตัวคูณที่รวดเร็ว 18 x 18 และตัวสะสม 48 บิต
• ความสามารถในการวางท่อและเรียงซ้อน
• Pre-adder เพื่อช่วยในการกรอง
• บล็อกตัวควบคุมหน่วยความจำในตัว
• รองรับ DDR, DDR2, DDR3 และ LPDDR
• อัตราข้อมูลสูงสุด 800 Mb/s (แบนด์วิธสูงสุด 12.8 Gb/s)
• โครงสร้างบัสหลายพอร์ตพร้อม FIFO อิสระเพื่อลดปัญหาเรื่องเวลาในการออกแบบ
• ทรัพยากรลอจิกมากมายพร้อมความจุลอจิกที่เพิ่มขึ้น
• ตัวเลือก shift register หรือการสนับสนุน RAM แบบกระจาย
• LUT 6 อินพุตที่มีประสิทธิภาพปรับปรุงประสิทธิภาพและลดพลังงาน
• LUT พร้อมฟลิปฟล็อปคู่สำหรับการใช้งานไปป์ไลน์เป็นศูนย์กลาง
• บล็อก RAM ด้วยความละเอียดที่หลากหลาย
• RAM บล็อกเร็วพร้อมเปิดใช้งานการเขียนแบบไบต์
• บล็อก 18 Kb ที่สามารถเลือกตั้งโปรแกรมเป็น RAM บล็อก 9 Kb อิสระสองตัว
• ไทล์การจัดการนาฬิกา (CMT) เพื่อประสิทธิภาพที่เพิ่มขึ้น
• เสียงรบกวนต่ำ การตอกบัตรที่ยืดหยุ่น
• Digital Clock Managers (DCMs) กำจัดการบิดเบี้ยวของนาฬิกาและการบิดเบี้ยวของรอบการทำงาน
• Phase-Locked Loops (PLLs) สำหรับการตอกบัตรที่มีสัญญาณรบกวนต่ำ
• การสังเคราะห์ความถี่พร้อมการคูณ การหาร และการเลื่อนเฟส
• เครือข่ายนาฬิกาทั่วโลกที่มีความเอียงต่ำสิบหกเครือข่าย
• การกำหนดค่าแบบง่าย รองรับมาตรฐานต้นทุนต่ำ
• การกำหนดค่าการตรวจหาอัตโนมัติแบบ 2 พิน
• รองรับ SPI ของบุคคลที่สามแบบกว้าง (สูงสุด x4) และรองรับแฟลช NOR
• ฟีเจอร์ Xilinx Platform Flash ที่หลากหลายพร้อม JTAG
• รองรับ MultiBoot สำหรับการอัปเกรดระยะไกลด้วยหลายบิตสตรีม โดยใช้การป้องกันสุนัขเฝ้าบ้าน
• ความปลอดภัยที่เพิ่มขึ้นสำหรับการป้องกันการออกแบบ
• ตัวระบุ DNA ของอุปกรณ์ที่ไม่ซ้ำกันสำหรับการตรวจสอบการออกแบบ
• การเข้ารหัสบิตสตรีม AES ในอุปกรณ์ขนาดใหญ่
• การประมวลผลแบบฝังที่เร็วขึ้นด้วยตัวประมวลผลแบบอ่อน MicroBlaze™ ที่เพิ่มประสิทธิภาพและต้นทุนต่ำ
• IP ชั้นนำของอุตสาหกรรมและการออกแบบอ้างอิง
