TMS320VC5509AZAY โปรเซสเซอร์และตัวควบคุมสัญญาณดิจิทัล – DSP, DSC โปรเซสเซอร์สัญญาณดิจิทัลแบบจุดคงที่ 179-NFBGA -40 ถึง 85
♠ คำอธิบายสินค้า
คุณลักษณะของผลิตภัณฑ์ | ค่าแอตทริบิวต์ |
ผู้ผลิต: | เท็กซัสอินสทรูเมนท์ส |
หมวดหมู่สินค้า : | โปรเซสเซอร์และตัวควบคุมสัญญาณดิจิทัล - DSP, DSC |
เป็นไปตามมาตรฐาน: | รายละเอียด |
ผลิตภัณฑ์: | ชิป DSP |
ชุด: | TMS320VC5509A |
รูปแบบการติดตั้ง: | เอสเอ็มดี/เอสเอ็มที |
แพ็กเกจ/เคส: | เอ็นเอฟบีจีเอ-179 |
แกนหลัก: | ซี55เอ็กซ์ |
จำนวนคอร์: | 1 แกน |
ความถี่สัญญาณนาฬิกาสูงสุด: | 200 เมกะเฮิรตซ์ |
หน่วยความจำคำสั่งแคช L1: | - |
หน่วยความจำข้อมูลแคช L1: | - |
ขนาดหน่วยความจำโปรแกรม: | ขนาด 64 กิโลไบต์ |
ขนาด RAM ข้อมูล: | ขนาด 256 กิโลไบต์ |
แรงดันไฟฟ้าที่จ่ายให้ทำงาน: | 1.6 โวลต์ |
อุณหภูมิการทำงานขั้นต่ำ: | - 40 องศาเซลเซียส |
อุณหภูมิการทำงานสูงสุด: | + 85 องศาเซลเซียส |
บรรจุภัณฑ์: | ถาด |
ยี่ห้อ: | เท็กซัสอินสทรูเมนท์ส |
ประเภทคำแนะนำ: | จุดคงที่ |
ประเภทอินเทอร์เฟซ: | ไอทูซี |
ไวต่อความชื้น: | ใช่ |
ประเภทสินค้า : | DSP - โปรเซสเซอร์และตัวควบคุมสัญญาณดิจิทัล |
ปริมาณบรรจุโรงงาน: | 160 |
หมวดหมู่ย่อย: | โปรเซสเซอร์และตัวควบคุมแบบฝังตัว |
แรงดันไฟจ่าย - สูงสุด: | 1.65 โวลต์ |
แรงดันไฟเลี้ยง - ต่ำสุด: | 1.55 โวลต์ |
ตัวจับเวลาเฝ้าระวัง: | ตัวจับเวลาเฝ้าระวัง |
♠ โปรเซสเซอร์สัญญาณดิจิทัลจุดคงที่ TMS320VC5509A
โปรเซสเซอร์สัญญาณดิจิทัลแบบจุดคงที่ (DSP) TMS320VC5509A มีพื้นฐานมาจากโปรเซสเซอร์ซีพียูรุ่น TMS320C55x DSP สถาปัตยกรรม C55x™ DSP ให้ประสิทธิภาพสูงและใช้พลังงานต่ำผ่านการทำงานแบบคู่ขนานที่เพิ่มขึ้นและเน้นที่การลดการสูญเสียพลังงานโดยรวม ซีพียูรองรับโครงสร้างบัสภายในที่ประกอบด้วยบัสโปรแกรมหนึ่งบัส บัสอ่านข้อมูลสามบัส บัสเขียนข้อมูลสองบัส และบัสเพิ่มเติมที่อุทิศให้กับกิจกรรมต่อพ่วงและ DMA บัสเหล่านี้ให้ความสามารถในการอ่านข้อมูลสูงสุดสามครั้งและเขียนข้อมูลสองครั้งในรอบเดียว ขณะเดียวกัน ตัวควบคุม DMA สามารถถ่ายโอนข้อมูลได้สูงสุดสองครั้งต่อรอบโดยไม่ขึ้นอยู่กับกิจกรรมของซีพียู
ซีพียู C55x มีหน่วยคูณและสะสม (MAC) สองหน่วย โดยแต่ละหน่วยสามารถคูณได้ 17 บิต x 17 บิตในรอบเดียว หน่วยเลขคณิต/ตรรกะ (ALU) 40 บิตกลางได้รับการสนับสนุนโดย ALU 16 บิตเพิ่มเติม การใช้งาน ALU อยู่ภายใต้การควบคุมชุดคำสั่ง ทำให้สามารถเพิ่มประสิทธิภาพการทำงานแบบขนานและการใช้พลังงานได้ ทรัพยากรเหล่านี้ได้รับการจัดการในหน่วยที่อยู่ (AU) และหน่วยข้อมูล (DU) ของซีพียู C55x
การสร้าง C55x DSP รองรับชุดคำสั่งความกว้างไบต์ที่แปรผันได้เพื่อความหนาแน่นของรหัสที่ดีขึ้น หน่วยคำสั่ง (IU) ทำการดึงโปรแกรม 32 บิตจากหน่วยความจำภายในหรือภายนอก และจัดคิวคำสั่งสำหรับหน่วยโปรแกรม (PU) หน่วยโปรแกรมถอดรหัสคำสั่ง กำหนดงานไปยังทรัพยากร AU และ DU และจัดการไปป์ไลน์ที่ได้รับการปกป้องอย่างสมบูรณ์ ความสามารถในการแยกสาขาเชิงทำนายช่วยหลีกเลี่ยงการล้างไปป์ไลน์เมื่อดำเนินการคำสั่งตามเงื่อนไข
ฟังก์ชันอินพุตและเอาต์พุตเอนกประสงค์และ A/D 10 บิตมีพินเพียงพอสำหรับสถานะ การขัดจังหวะ และ I/O บิตสำหรับ LCD คีย์บอร์ด และอินเทอร์เฟซสื่อ อินเทอร์เฟซแบบขนานทำงานในสองโหมด ไม่ว่าจะเป็นแบบสเลฟไปยังไมโครคอนโทรลเลอร์โดยใช้พอร์ต HPI หรือเป็นอินเทอร์เฟซสื่อแบบขนานโดยใช้ EMIF แบบอะซิงโครนัส สื่อแบบอนุกรมได้รับการรองรับผ่านอุปกรณ์ต่อพ่วง MultiMedia Card/Secure Digital (MMC/SD) สองชิ้นและ McBSP สามชิ้น
ชุดอุปกรณ์ต่อพ่วง 5509A ประกอบด้วยอินเทอร์เฟซหน่วยความจำภายนอก (EMIF) ที่ให้การเข้าถึงหน่วยความจำแบบอะซิงโครนัส เช่น EPROM และ SRAM โดยไม่ต้องมีการเชื่อมต่อ รวมถึงหน่วยความจำความเร็วสูงและความหนาแน่นสูง เช่น DRAM แบบซิงโครนัส อุปกรณ์ต่อพ่วงเพิ่มเติม ได้แก่ Universal Serial Bus (USB), นาฬิกาเรียลไทม์, ตัวจับเวลาเฝ้าระวัง, อินเทอร์เฟซมัลติมาสเตอร์และสเลฟ I2C พอร์ตซีเรียลบัฟเฟอร์มัลติแชนเนลฟูลดูเพล็กซ์สามพอร์ต (McBSP) ให้การเชื่อมต่อโดยไม่ต้องมีการเชื่อมต่อไปยังอุปกรณ์ซีเรียลมาตรฐานอุตสาหกรรมต่างๆ และการสื่อสารมัลติแชนเนลที่มีช่องสัญญาณที่เปิดใช้งานแยกกันสูงสุด 128 ช่อง อินเทอร์เฟซพอร์ตโฮสต์ที่ปรับปรุง (HPI) เป็นอินเทอร์เฟซขนาน 16 บิตที่ใช้เพื่อให้โปรเซสเซอร์โฮสต์เข้าถึงหน่วยความจำภายใน 32K ไบต์บน 5509A ได้ HPI สามารถกำหนดค่าได้ทั้งในโหมดมัลติเพล็กซ์หรือไม่มัลติเพล็กซ์เพื่อให้มีอินเทอร์เฟซโดยไม่ต้องมีการเชื่อมต่อไปยังโปรเซสเซอร์โฮสต์ที่หลากหลาย ตัวควบคุม DMA ให้การเคลื่อนย้ายข้อมูลสำหรับบริบทช่องสัญญาณอิสระหกช่องโดยไม่มีการแทรกแซงของ CPU ให้ปริมาณงาน DMA สูงสุดสองคำ 16 บิตต่อรอบ รวมถึงตัวจับเวลาเอนกประสงค์ 2 ตัว พิน GPIO เฉพาะสำหรับเอนกประสงค์สูงสุด 8 พิน และการสร้างนาฬิกาแบบลูปล็อกเฟสดิจิทัล (DPLL) ด้วย
5509A ได้รับการสนับสนุนจาก eXpressDSP™ ที่ได้รับรางวัลในอุตสาหกรรม Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, มาตรฐานอัลกอริทึมของ Texas Instruments และเครือข่ายบุคคลที่สามที่ใหญ่ที่สุดในอุตสาหกรรม Code Composer Studio IDE มีเครื่องมือสร้างโค้ด ได้แก่ C Compiler และ Visual Linker, โปรแกรมจำลอง, RTDX™, ไดรเวอร์อุปกรณ์จำลอง XDS510™ และโมดูลประเมินผล นอกจากนี้ 5509A ยังได้รับการสนับสนุนจากไลบรารี C55x DSP ซึ่งมีเคอร์เนลซอฟต์แวร์พื้นฐานมากกว่า 50 รายการ (ฟิลเตอร์ FIR, ฟิลเตอร์ IIR, FFT และฟังก์ชันทางคณิตศาสตร์ต่างๆ) รวมถึงไลบรารีสนับสนุนชิปและบอร์ด
แกนประมวลผล TMS320C55x DSP ถูกสร้างขึ้นด้วยสถาปัตยกรรมแบบเปิดที่ช่วยให้สามารถเพิ่มฮาร์ดแวร์เฉพาะแอปพลิเคชันเพื่อเพิ่มประสิทธิภาพให้กับอัลกอริทึมเฉพาะได้ ส่วนขยายฮาร์ดแวร์บน 5509A สร้างสมดุลที่สมบูรณ์แบบระหว่างประสิทธิภาพการทำงานฟังก์ชันคงที่กับความยืดหยุ่นในการตั้งโปรแกรมได้ ในขณะเดียวกันก็ใช้พลังงานต่ำและต้นทุนที่โดยปกติแล้วหาได้ยากในตลาดโปรเซสเซอร์วิดีโอ ส่วนขยายดังกล่าวช่วยให้ 5509A สามารถมอบประสิทธิภาพตัวแปลงสัญญาณวิดีโอที่ยอดเยี่ยม โดยมีแบนด์วิดท์มากกว่าครึ่งหนึ่งสำหรับการทำงานฟังก์ชันเพิ่มเติม เช่น การแปลงพื้นที่สี การทำงานของอินเทอร์เฟซผู้ใช้ ความปลอดภัย TCP/IP การจดจำเสียง และการแปลงข้อความเป็นเสียง ด้วยเหตุนี้ DSP 5509A เพียงตัวเดียวจึงสามารถจ่ายไฟให้กับแอปพลิเคชันวิดีโอดิจิทัลแบบพกพาส่วนใหญ่ได้โดยมีเฮดรูมในการประมวลผลเหลือเฟือ สำหรับข้อมูลเพิ่มเติม โปรดดูเอกสารอ้างอิงโปรแกรมเมอร์ส่วนขยายฮาร์ดแวร์ TMS320C55x สำหรับแอปพลิเคชันภาพ/วิดีโอ (หมายเลขเอกสาร SPRU098) สำหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้ไลบรารีการประมวลผลภาพ DSP โปรดดูเอกสารอ้างอิงโปรแกรมเมอร์ไลบรารีการประมวลผลภาพ/วิดีโอ TMS320C55x (หมายเลขเอกสาร SPRU037)
• โปรเซสเซอร์สัญญาณดิจิทัล TMS320C55x™ แบบจุดคงที่ ประสิทธิภาพสูง กินไฟต่ำ
- เวลาการทำงานรอบคำสั่ง 9.26-, 6.95-, 5-ns
- อัตราความถี่สัญญาณนาฬิกา 108, 144, 200 เมกะเฮิรตซ์
- คำสั่งหนึ่งหรือสองคำสั่งที่ดำเนินการต่อรอบ
− ตัวคูณคู่ [ตัวคูณสะสมสูงสุด 400 ล้านตัวต่อวินาที (MMACS)]
- หน่วยเลขคณิต/ตรรกะ (ALU) สองหน่วย
- บัสอ่านข้อมูลภายใน/ตัวดำเนินการ 3 บัส และบัสเขียนข้อมูลภายใน/ตัวดำเนินการ 2 บัส
• RAM บนชิปขนาด 128K x 16 บิต ประกอบด้วย:
- แรม Dual-Access ขนาด 64 กิโลไบต์ (DARAM) 8 บล็อกขนาด 4 กิโลไบต์ × 16 บิต
− แรมแบบเข้าถึงครั้งเดียวขนาด 192 กิโลไบต์ (SARAM) 24 บล็อกขนาด 4 กิโลไบต์ × 16 บิต
• ROM บนชิปแบบรอหนึ่งสถานะ ขนาด 64K ไบต์ (32K × 16 บิต)
• พื้นที่หน่วยความจำภายนอกที่สามารถระบุที่อยู่ได้สูงสุด 8M × 16 บิต (DRAM แบบซิงโครนัส)
• หน่วยความจำบัสขนานภายนอก 16 บิต รองรับ:
- อินเทอร์เฟซหน่วยความจำภายนอก (EMIF) พร้อมความสามารถ GPIO และอินเทอร์เฟซแบบไร้กาวเพื่อ:
- แรมแบบอะซิงโครนัสแบบคงที่ (SRAM)
- EPROM แบบอะซิงโครนัส
- SDRAM แบบซิงโครนัส (SDRAM)
− อินเทอร์เฟซโฮสต์พอร์ตเสริมแบบขนาน 16 บิต (EHPI) พร้อมความสามารถ GPIO
• การควบคุมพลังงานต่ำแบบตั้งโปรแกรมได้ของโดเมนฟังก์ชันอุปกรณ์ทั้ง 6 รายการ
• ลอจิกจำลองตามการสแกนบนชิป
• อุปกรณ์ต่อพ่วงบนชิป
- ตัวจับเวลา 20 บิต 2 ตัว
- ตัวจับเวลาเฝ้าระวัง
- ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรง 6 ช่อง (DMA)
- พอร์ตซีเรียล 3 พอร์ตที่รองรับการผสมผสานของ:
- พอร์ตซีเรียลบัฟเฟอร์หลายช่องสัญญาณสูงสุด 3 พอร์ต (McBSP)
- อินเทอร์เฟซการ์ดมัลติมีเดีย/Secure Digital สูงสุด 2 อัน
- เครื่องกำเนิดสัญญาณนาฬิกาแบบล็อกเฟสที่ตั้งโปรแกรมได้
− พิน I/O (GPIO) เอนกประสงค์ 7 พิน (LQFP) หรือ 8 พิน (BGA) และพินเอาต์พุตเอนกประสงค์ 1 พิน (XF)
- พอร์ต USB Slave ความเร็วเต็ม (12 Mbps) รองรับการถ่ายโอนข้อมูลจำนวนมาก การขัดจังหวะ และแบบไอโซโครนัส
− อินเทอร์เฟซมัลติมาสเตอร์และสเลฟแบบวงจรรวม (I2C)
−นาฬิกาเรียลไทม์ (RTC) พร้อมอินพุตคริสตัล โดเมนนาฬิกาแยก แหล่งจ่ายไฟแยก
− A/D แบบประมาณค่าต่อเนื่อง 10 บิต 4 ช่องสัญญาณ (BGA) หรือ 2 ช่องสัญญาณ (LQFP)
• ตรรกะการสแกนขอบเขต IEEE Std 1149.1† (JTAG)
• แพ็คเกจ:
- ขั้วต่อแบนแบนโปรไฟล์ต่ำ 144 ขั้ว (LQFP) (ต่อท้าย PGE)
− 179-Terminal MicroStar BGA™ (Ball Grid Array) (ต่อท้าย GHH)
− ไมโครสตาร์ BGA™ แบบไร้สารตะกั่ว 179 ขั้วต่อ (Ball Grid Array) (ต่อท้าย ZHH)
• 1.2-V Core (108 MHz), 2.7-V – 3.6-VI/Os
• 1.35-V Core (144 MHz), 2.7-V – 3.6-VI/Os
• 1.6-V Core (200 MHz), 2.7-V – 3.6-VI/Os
• ระบบไฮบริด ไฟฟ้า และระบบส่งกำลัง (EV/HEV)
– ระบบจัดการแบตเตอรี่ (BMS)
– เครื่องชาร์จบนเครื่อง
– อินเวอร์เตอร์ลากจูง
– เครื่องแปลงไฟ DC/DC
– สตาร์ทเตอร์/เครื่องปั่นไฟ