TMS320F2812PGFA โปรเซสเซอร์และคอนโทรลเลอร์สัญญาณดิจิตอล DSP DSC 32Bit Digital Sig Controller พร้อมแฟลช

• เทคโนโลยี CMOS แบบคงที่ประสิทธิภาพสูง
– 150 MHz (รอบเวลา 6.67-ns)
– พลังงานต่ำ (คอร์ 1.8-V ที่ 135 MHz,การออกแบบแกน 1.9-V ที่ 150 MHz, 3.3-VI/O)

• รองรับการสแกนขอบเขต JTAG
– มาตรฐาน IEEE 1149.1-1990 มาตรฐาน IEEEทดสอบพอร์ตการเข้าถึงและการสแกนขอบเขตสถาปัตยกรรม

• CPU 32 บิตประสิทธิภาพสูง (TMS320C28x)
– 16 × 16 และ 32 × 32 การทำงานของ MAC
– 16 × 16 MAC คู่
- สถาปัตยกรรมฮาร์วาร์ดบัส
– ปฏิบัติการปรมาณู
– ตอบสนองและประมวลผลอินเตอร์รัปต์อย่างรวดเร็ว
- รูปแบบการเขียนโปรแกรมหน่วยความจำแบบครบวงจร
- การเข้าถึงโปรแกรมเชิงเส้น / ที่อยู่ข้อมูล 4M
– โค้ดที่มีประสิทธิภาพ (ใน C/C++ และแอสเซมบลี)
– ซอร์สโค้ดโปรเซสเซอร์ TMS320F24x/LF240xเข้ากันได้

• หน่วยความจำบนชิป
– แฟลชสูงสุด 128K × 16(สี่ส่วน 8K × 16 และหกส่วน 16K × 16)
– ROM 1K × 16 OTP
– L0 และ L1: 2 บล็อก 4K × 16 แต่ละ SingleAccess RAM (SARAM)
– H0: 1 บล็อกของ 8K × 16 SARAM
– M0 และ M1: 2 บล็อก ขนาด 1K × 16 แต่ละ SARAM

• บูต ROM (4K × 16)
– ด้วยโหมดบูตซอฟต์แวร์
– ตารางคณิตศาสตร์มาตรฐาน

• อินเทอร์เฟซภายนอก (F2812)
– หน่วยความจำรวมมากกว่า 1M × 16
- สถานะการรอที่ตั้งโปรแกรมได้
- ตั้งเวลาแฟลชอ่าน / เขียนโปรแกรมได้
– เลือกชิปได้ 3 แบบ

• Endianness: เอนเดียนตัวน้อย

• การควบคุมนาฬิกาและระบบ
- ออสซิลเลเตอร์บนชิป
- โมดูลตัวจับเวลา Watchdog

• สามอินเตอร์รัปต์ภายนอก

• Peripheral Interrupt Expansion (PIE) บล็อกสิ่งนั้นรองรับการขัดจังหวะอุปกรณ์ต่อพ่วง 45 รายการ

• ตัวจับเวลา CPU 32 บิตสามตัว

• คีย์ความปลอดภัย 128 บิต/ล็อค
– ป้องกัน flash/OTP และ L0/L1 SARAM
– ป้องกันการทำวิศวกรรมย้อนกลับของเฟิร์มแวร์

• อุปกรณ์ต่อพ่วงควบคุมมอเตอร์
– ผู้จัดการกิจกรรมสองคน (EVA, EVB)
- เข้ากันได้กับอุปกรณ์ 240xA

• อุปกรณ์ต่อพ่วงพอร์ตอนุกรม
– อินเทอร์เฟซอุปกรณ์ต่อพ่วงแบบอนุกรม (SPI)
– สองอินเทอร์เฟซการสื่อสารแบบอนุกรม (SCI)UART มาตรฐาน
– เครือข่ายพื้นที่ควบคุมที่ปรับปรุงแล้ว (eCAN)
– Multichannel Buffered Serial Port (McBSP)

• ADC 12 บิต 16 ช่อง
– มัลติเพล็กเซอร์อินพุต 2 × 8 แชนเนล
– สองตัวอย่างและถือ
– การแปลงเดี่ยว / พร้อมกัน
– อัตราการแปลงที่รวดเร็ว: 80 ns/12.5 MSPS

• พิน I/O เอนกประสงค์ (GPIO) สูงสุด 56 พิน

• คุณสมบัติการจำลองขั้นสูง
– ฟังก์ชันการวิเคราะห์และเบรกพอยต์
– ดีบักตามเวลาจริงผ่านฮาร์ดแวร์

• เครื่องมือในการพัฒนาประกอบด้วย
– คอมไพเลอร์/แอสเซมเบลอร์/ลิงเกอร์ ANSI C/C++
– Code Composer Studio™ IDE
– DSP/BIOS™
– ตัวควบคุมการสแกน JTAG

• มาตรฐาน IEEE 1149.1-1990 มาตรฐาน IEEEทดสอบพอร์ตการเข้าถึงและการสแกนขอบเขตสถาปัตยกรรม

• โหมดพลังงานต่ำและการประหยัดพลังงาน
- รองรับโหมด IDLE, STANDBY, HALT
– ปิดใช้งานนาฬิกาต่อพ่วงแต่ละตัว

• ตัวเลือกแพ็คเกจ
– MicroStar BGA™ 179 ลูกพร้อมหน่วยความจำภายนอกอินเทอร์เฟซ (GHH, ZHH) (F2812)
– 176 พิน Low-Profile Quad Flatpack (LQFP) พร้อมอินเทอร์เฟซหน่วยความจำภายนอก (PGF) (F2812)
– LQFP 128 พินไม่มีหน่วยความจำภายนอกอินเทอร์เฟซ (PBK) (F2810, F2811)

• ตัวเลือกอุณหภูมิ
– A: –40°C ถึง 85°C (GHH, ZHH, PGF, PBK)
– S: –40°C ถึง 125°C (GHH, ZHH, PGF, PBK)
– Q: –40°C ถึง 125°C (PGF, PBK)(คุณสมบัติ AEC-Q100 สำหรับยานยนต์
แอปพลิเคชัน)

• ระบบช่วยเหลือผู้ขับขี่ขั้นสูง (ADAS)

• ระบบอัตโนมัติในอาคาร

• จุดขายอิเล็กทรอนิกส์

• รถยนต์ไฟฟ้า/รถยนต์ไฟฟ้าไฮบริด (EV/HEV)ระบบส่งกำลัง

• ระบบอัตโนมัติในโรงงาน

• โครงสร้างพื้นฐานแบบกริด

• การขนส่งทางอุตสาหกรรม

• การแพทย์ การดูแลสุขภาพ และฟิตเนส

• มอเตอร์ขับเคลื่อน

• การจ่ายพลังงาน

• โครงสร้างพื้นฐานโทรคมนาคม

• การทดสอบและการวัดผล