TMS320F2812PGFA โปรเซสเซอร์สัญญาณดิจิทัลและตัวควบคุม DSP DSC ตัวควบคุมสัญญาณดิจิทัล 32 บิตพร้อมแฟลช

• เทคโนโลยี CMOS แบบคงที่ประสิทธิภาพสูง
– 150 MHz (เวลาการทำงาน 6.67 นาโนวินาที)
– พลังงานต่ำ (แกน 1.8V ที่ 135 MHz,แกน 1.9-V ที่ 150 MHz, การออกแบบ 3.3-VI/O)

• รองรับการสแกนขอบเขต JTAG
– มาตรฐาน IEEE 1149.1-1990 มาตรฐาน IEEEทดสอบพอร์ตการเข้าถึงและการสแกนขอบเขตสถาปัตยกรรม

• CPU 32 บิตประสิทธิภาพสูง (TMS320C28x)
– การทำงานของ MAC 16 × 16 และ 32 × 32
– 16 × 16 MAC คู่
– สถาปัตยกรรมบัสของฮาร์วาร์ด
– การปฏิบัติการทางอะตอม
– ตอบสนองและประมวลผลการขัดจังหวะอย่างรวดเร็ว
– โมเดลการเขียนโปรแกรมหน่วยความจำรวม
– การเข้าถึงที่อยู่โปรแกรม/ข้อมูลเชิงเส้น 4M
– มีประสิทธิภาพในการเขียนโค้ด (ใน C/C++ และ Assembly)
– รหัสต้นทางของโปรเซสเซอร์ TMS320F24x/LF240xเข้ากันได้

• หน่วยความจำบนชิป
– แฟลชสูงสุด 128K × 16(สี่เซกเตอร์ 8K × 16 และหกเซกเตอร์ 16K × 16)
– รอม 1K × 16 OTP
– L0 และ L1: 2 บล็อกขนาด 4K × 16 แต่ละบล็อก SingleAccess RAM (SARAM)
– H0: 1 บล็อกของ 8K × 16 SARAM
– M0 และ M1: 2 บล็อก ขนาด 1K × 16 แต่ละบล็อก SARAM

• บูต ROM (4K × 16)
– พร้อมโหมดบูตซอฟต์แวร์
– ตารางคณิตศาสตร์มาตรฐาน

• อินเทอร์เฟซภายนอก (F2812)
– หน่วยความจำรวมมากกว่า 1M × 16
– สถานะการรอที่สามารถตั้งโปรแกรมได้
– สามารถตั้งเวลาอ่าน/เขียนแบบสโตรบได้
– เลือกชิปได้ 3 แบบ

• เอนเดียนเนส: เอนเดียนน้อย

• การควบคุมนาฬิกาและระบบ
– ออสซิลเลเตอร์บนชิป
– โมดูลตัวจับเวลา Watchdog

• การขัดจังหวะภายนอกสามรายการ

• บล็อก Peripheral Interrupt Expansion (PIE) ที่รองรับการขัดจังหวะรอบข้าง 45 ครั้ง

• ตัวจับเวลา CPU 32 บิต 3 ตัว

• กุญแจ/ล็อคความปลอดภัย 128 บิต
– ปกป้องแฟลช/OTP และ L0/L1 SARAM
– ป้องกันการย้อนวิศวกรรมเฟิร์มแวร์

• อุปกรณ์ต่อพ่วงควบคุมมอเตอร์
– ผู้จัดการงาน 2 คน (EVA, EVB)
– รองรับอุปกรณ์ 240xA

• อุปกรณ์ต่อพ่วงพอร์ตซีเรียล
– อินเทอร์เฟซอุปกรณ์ต่อพ่วงแบบอนุกรม (SPI)
– อินเทอร์เฟซการสื่อสารแบบอนุกรม (SCI) สองรายการมาตรฐาน UART
– เครือข่ายพื้นที่ควบคุมที่ได้รับการปรับปรุง (eCAN)
– พอร์ตซีเรียลบัฟเฟอร์หลายช่อง (McBSP)

• ADC 12 บิต 16 ช่อง
– มัลติเพล็กเซอร์อินพุต 2 × 8 ช่อง
– สองตัวอย่างและถือ
– การแปลงแบบเดี่ยว/พร้อมกัน
– อัตราการแปลงที่รวดเร็ว: 80 ns/12.5 MSPS

• พิน GPIO (General-Purpose I/O) สูงสุด 56 พิน

• คุณสมบัติการจำลองขั้นสูง
– ฟังก์ชั่นการวิเคราะห์และจุดพัก
– ดีบักแบบเรียลไทม์ผ่านฮาร์ดแวร์

• เครื่องมือการพัฒนาประกอบด้วย
– คอมไพเลอร์/แอสเซมเบลอร์/ลิงก์เกอร์ ANSI C/C++
– โค้ดคอมโพสเซอร์สตูดิโอ™ IDE
– ชิปประมวลผลเสียง/BIOS™
– ตัวควบคุมการสแกน JTAG

• มาตรฐาน IEEE 1149.1-1990 มาตรฐาน IEEEทดสอบพอร์ตการเข้าถึงและการสแกนขอบเขตสถาปัตยกรรม

• โหมดพลังงานต่ำและการประหยัดพลังงาน
– รองรับโหมด IDLE, STANDBY, HALT
– ปิดใช้งานนาฬิกาต่อพ่วงแต่ละอัน

• ตัวเลือกแพ็คเกจ
– MicroStar BGA™ 179 ลูกพร้อมหน่วยความจำภายนอกอินเทอร์เฟซ (GHH, ZHH) (F2812)
– Quad Flatpack แบบ Low-Profile 176 พิน (LQFP) พร้อมด้วยอินเทอร์เฟซหน่วยความจำภายนอก (PGF) (F2812)
– LQFP 128 พินโดยไม่มีหน่วยความจำภายนอกอินเทอร์เฟซ (PBK) (F2810, F2811)

• ตัวเลือกอุณหภูมิ
– ก: –40°C ถึง 85°C (GHH, ZHH, PGF, PBK)
– อุณหภูมิ: –40°C ถึง 125°C (GHH, ZHH, PGF, PBK)
– Q: –40°C ถึง 125°C (PGF, PBK)(คุณสมบัติ AEC-Q100 สำหรับยานยนต์
แอปพลิเคชั่น)

• ระบบช่วยเหลือผู้ขับขี่ขั้นสูง (ADAS)

• ระบบอัตโนมัติในอาคาร

• จุดขายทางอิเล็กทรอนิกส์

• รถยนต์ไฟฟ้า/รถยนต์ไฟฟ้าไฮบริด (EV/HEV)ระบบส่งกำลัง

• ระบบอัตโนมัติในโรงงาน

• โครงสร้างพื้นฐานกริด

• การขนส่งอุตสาหกรรม

• การแพทย์ การดูแลสุขภาพ และการออกกำลังกาย

• ไดรฟ์มอเตอร์

• การส่งกำลัง

• โครงสร้างพื้นฐานโทรคมนาคม

• การทดสอบและการวัด